IRL - Étude de simulateurs de cache dans QEMU

De Ensiwiki
Aller à : navigation, rechercher


Étude de la simulation de cache dans QEMU

Labo TIMA
Equipe Équipe System Level Syntesis
Encadrants [mailto:Marie Badaroux et Frédéric Pétrot Marie Badaroux et Frédéric Pétrot ]


Thème général

La simulation est une technologie largement utilisée pour la définition et la conception des systèmes numériques, et de nombreuses équipes de recherche travaillent sur ce sujet.

Compétences attendues

Intérêt pour les aspects bas niveau de l'informatique, l'expérimentation, les structures de données. Il y aura du code à écrire pour valider les travaux : une déesse ou un dieu du C est bien-venu.

Contexte du travail

D'un point de vue opérationnel, le travail prendra place dans un traducteur binaire dynamique bien connu: QEMU. QEMU supporte des plugins, dont un est dédié à la simulation de cache. Par ailleurs l'équipe développe sa propre approche, et désire faire des comparaisons avec celle des plugins.

Sujet

Dans un premier temps, l'idée est de faire l'étude d'implantations alternatives de simulation de caches dans la traduction binaire dynamique. Plusieurs papiers détaillent les stratégies possibles, et ils serviront de base à l'analyse. Dans un second temps, on s'intéressera à la simulation du comportement des caches dans les machines multicore, ce qui implique la compréhension des mécanismes de cohérence de cache. Le principal soucis est le passage à l'échelle de simulation, et on cherchera donc à proposer des structures de données (filtres de Bloom, structures lock-free, etc) et des stratégies de parallélisation pour la simulation de caches dans ces machines parallèles.

Résultats attendus

Étude bibliographique, proposition de stratégies de simulation, implantation et mesure de performance. Si les résultats sont bons, on peut envisager un papier dans une conférence de bon niveau du domaine.