Etude de la mise en œuvre de support à la cohérence des données dans un système manycore avec caches non cohérents : Différence entre versions

De Ensiwiki
Aller à : navigation, rechercher
 
(Une révision intermédiaire par le même utilisateur non affichée)
Ligne 3 : Ligne 3 :
 
| titre = Etude de la mise en œuvre de support à la cohérence des données dans un système manycore avec caches non cohérents
 
| titre = Etude de la mise en œuvre de support à la cohérence des données dans un système manycore avec caches non cohérents
 
| equipe = System Level Synthesis
 
| equipe = System Level Synthesis
| encadrant = Frédéric Pétrot <frederic.petrot@imag.fr>
+
| encadrants = frederic.petrot@imag.fr
 
}}
 
}}
  

Version actuelle en date du 14 octobre 2016 à 18:51


Etude de la mise en œuvre de support à la cohérence des données dans un système manycore avec caches non cohérents

Labo TIMA
Equipe System Level Synthesis
Encadrants frederic.petrot@imag.fr

Thème général

Support à l'exécution d'applications parallèles dans les systèmes manycore

Compétences

Programmation C et assembleur, conception de systèmes d'exploitation, architecture vue du logiciel (interruptions, exceptions, ...).

Contexte du travail

Le travail se situe dans le contexte des architectures manycore émergentes, dans lesquels des caches non-cohérents sont utilisés. Ces architectures sont hiérarchiques, typiquement une tuile de calcul à 16 processeurs et 16 tuiles interconnectées. Dans le cadre de ce projet, on utilisera la machine MPPA de la société Kalray.

Sujet

Les machines à cache non-cohérents posent des problèmes variés aux développeurs d'applications, habitués à travailler généralement sur des machines à mémoire partagée cohérente. Le but de cette étude est d'évaluer les techniques de cohérence mémoire logicielles existantes, potentiellement intrusives sur le code des applications, permettant d'optimiser l'accès à la mémoire, et éventuellement de proposer des modifications / améliorations de ces techniques dans le cadre des manycores (systèmes à temps d'accès à la mémoire non uniforme, avec un nombre de processeurs important : 256).

Résultats attendus

Le résultat attendu de ce stage est un étude précise des propriétés des protocoles de cohérence logiciel, ainsi qu'une évaluation de leur intérêt sur l'architecture Kalray.