


Cours 5 : Périphériques

Architecture 2 : Ensimag

- ## Périphérique vu de l'extérieur
- Port spécifique
 - Mapping mémoire (vu comme une case mémoire)
 - Décodage d'adresse
 - Au niveau de la carte mère
 - Au niveau du composant



Exercice: code de decod.vhd

Exemple : PS/2

- PS/2 : Personal System/2 : Utilisé pour les claviers et souris
 - Liaison série de communication
 - Très simple




Table 6-1: PS/2 Connections to the Spartan-3 FPGA

PS/2 DIN Pin	Signal	FPGA Pin
1	DATA (PS2D)	M15
2	Reserved	---
3	GND	GND
4	Voltage Supply	---
5	CLK (PS2C)	M16
6	Reserved	---

Périphérique programmation

- 3 types d'accès :
 - Contrôle
 - Paramétrer le périphérique
 - Accéder à des bits isolés de contrôle (éventuellement directement sortis sur le port du périphérique)
 - Ex : Demande d'autorisation à émettre (RTS = Request To Send)
 - Etat
 - Permet de consulter la configuration
 - Accéder à des bits d'états
 - Ex : Demande d'autorisation à émettre (RTS = Request To Send)
 - Données
 - Manipule directement les données du périphérique

PS/2: Quelques éléments-1

• Clavier





Figure 6-3: PS/2 Keyboard Scan Codes

PS/2: Quelques éléments

• Trame



Structure interne-1

- FIFO pour l'émission/réception des caractères (16 caractères)
- Registre de données pour l'émission
- Registre de données pour la réception.

Structure interne-2

- Registre de contrôle
 - Bit 0 : Vider la fifo de réception
 - Bit 1 : Vider la fifo d'émission
 - Bit 2 : Parité paire (1) ou impaire (0)
 - Bit 3 : Activer les interruptions
- Registre d'état
 - Bit 0 : Fifo réception vide
 - Bit 1 : Fifo réception pleine
 - Bit 2 : Fifo émission vide
 - Bit 3 : Fifo émission pleine
 - Bit 4 : Frame error
 - Bit 5 : Parity error
 - Bit 6 : Interruption activée

Structure interne-3

- Mapping mémoire (décodage d'adresse)
 - Adresse de base + 0 : Registre réception (Fifo) (R)
 - Adresse de base +1 : Registre d'émission (Fifo) (W)
 - Adresse de base +2 : Registre d'état (R)
 - Adresse de base +3 : Registre de contrôle (W)
- Conception
 - PC (FSM) / PO (Datapath) pour l'automate
 - Accès aux registres de la PO (décodage d'adresse)

Exemple de programmation

- Driver par scrutation pour la réception
 - Tant que la fifo de réception est non vide
 - Car =donnée lue dans la fifo
 - Traite(Car);
- Exercice:
 - A quelle adresse trouve-t-on le registre d'état?
 - Comment savoir que la fifo est non vide?
 - A quelle adresse est la donnée dans la fifo?
 - Traduire le programme en assembleur.


Correction



Le périphérique vu de l'intérieur

- PC (FSM) / PO (DataPath)
- Décodage d'adresse interne (accès aux registres correspondants)
- Automate complexe pour réaliser le périphérique.

Exemple de structure interne



Périphérique plus complexe : VGA

- GeneSync
- Paramétrage
- Mémoire vidéo (DMA) ou Mémoire double port
- CNA (carte 32 bits)
- Capacité mémoire / définition et nombre de couleurs

Carte graphique

- Bitmap
- Texte
- 2D/3D
